Не хватает мозгов?

Безбашенный p0r0h

Спецвыпуск Xakep, номер #046, стр. 046-048-3

Эти три параметра – CAS, RAS-to-CAS и RAS precharge – маркируются тремя цифрами и обозначаются в виде Х-Х-Х. Как правило, производители искусственно занижают возможности памяти, чтобы обеспечить стопроцентно стабильную работу. Конечно, нам ничто не мешает попробовать самостоятельно улучшить характеристики оперативки ;).

Главными таймингами памяти являются задержки CAS (CL), RAS-to-CAS (tRCD) и время предзаряда RAS (tRP). Именно они имеются в виду, когда на модулях указывается спецификации вида PC2700 - 2.0-2-2.0 или PC3200 - 3.0-3-3.0. Если первая часть означает тип памяти, то остальные три числа обозначают тайминги. Еще производители могут указать задержку CAS, как CL 2.0 или CL 3.0.

Если капнуть глубже, процесс чтения происходит после того, как контроллер памяти выберет нужный модуль с требуемой инфой и адресует (с помощью столбцов и строк) нужный чип на модуле и данные на нем (ячейки памяти на чипе расположены в виде массива). То есть сначала контроллер памяти отсылает адрес строки нужной ячейки памяти, и через пару мгновений (tRCD, задержка RAS-to-CAS) модуль памяти помещает содержимое строчки в промежуточный буфер. У современных модулей этот процесс происходит в два-три такта или кратен половине такта (CL 2.5), так как DDR может отсылать сигналы управления и данных на обоих фронтах тактового импульса (то есть два раза за такт). Как только содержимое строчки попадает в промежуточный буфер, контроллер высылает сигнал CAS (строб адреса столбца), который укажет адрес столбца ячейки памяти, и через определенный промежуток времени (tCL, задержка CAS) содержимое выбранной ячейки будет передано в выходной регистр чипа памяти. Если же контроллеру требуется адресовать другую строку в чипе памяти, то время перехода от одной строчки к другой будет именоваться tRAS (время активности строчки). Она, в свою очередь, увеличивается на время tRP (время предзаряда RAS), которое необходимо для перехода цепи на более высокий уровень напряжения.

В итоге получается, что даже самым быстрым модулям памяти необходимо, как минимум, семь тактов на весь процесс. Соответственно, чем меньше будут значения tRCD и tCL, тем выше будет производительность. Еще следует учесть, что современные чипы DDR SDRAM имеют четыре сегмента, представляющих отдельную зону памяти. Чередование этих сегментов позволяет одновременно адресовать участки в различных банках чипа, что повышает общую скорость передачи данных. Поэтому в BIOS будет не лишним указать, сколько банков памяти чипа можно адресовать одновременно. В результате, оптимизация задержек повысит скорость выполнения различных процессов, требующих доступ к памяти.